科目名 *情報回路実験
担当教員   澤田 直     
対象学年   2年   クラス   [387]  
講義室   12319学生実験室   開講学期   後期  
曜日・時限   火4,火5   単位区分   必  
授業形態     単位数   2  
準備事項    
備考    

講義概要/Class Outline

現在のほとんどすべての情報処理システムは大規模集積回路(VLSI)で構成されており、ハードウェアシステムの設計は、ハードウェア記述言語(HDL)とCADシステムによって行われる。本実験では、実際に用いられるハードウェアシステムを設計・実装する手法について学ぶ。具体的には、自動販売機制御回路などの実機の制御回路の設計・実装や、Verilog-HDLによるRTL部品や順序回路の設計と検証、FPGAへの実装を通してCADによるディジタルシステムの設計の技術を学び、モデル計算機KERNELのCPUを設計・実装する。  

講義計画 /Class Structure

内容
1 自動販売機制御回路
実機を用いた順序回路の設計と実装(自動販売機)
2 電子錠制御回路
実機を用いた順序回路の設計と実装(電子錠)
3 信号機制御回路(1)
実機を用いた順序回路の設計と実装(信号機)
4 信号機制御回路(2)
Verilog-HDLによる順序回路の設計と実装(信号機)
5 実験復習
これまでの実験の不足部分に関しての復習
6 通信と同期(1)
データ送信モジュールとデータ受信モジュールの設計
7 通信と同期(2)
双方向バス制御を用いたI/Oモジュールの設計
8 KERNELシステムの設計と実装(1)
モデル計算機KERNELのメモリの設計
9 KERNELシステムの設計と実装(2)
モデル計算機KERNELのCPUの設計
10 KERNELシステムの設計と実装(3)
モデル計算機KERNELのコンソールの設計
11 KERNELシステムの設計と実装(4)
モデル計算機KERNELのSRAMモジュールの設計
12 KERNELシステムの設計と実装(5)
モデル計算機KERNELシステムの実装
13 KERNELシステムの設計と実装(6)
14 KERNELシステムの設計と実装(7)
 

学習・教育目標/Class Target 1.規定の課題に関して実験を行っている。
2.規定の課題に関して期日までにレポートを作成できる。
3.実験に関する設問に解答できる。
4.指定された書式でレポートを作成できる。
5.実験結果に関して明解な分析、考察ができる。  
評価基準/GradingCriteria 秀:1?5に関して特に優秀である  優:1?5を満たす  良:1?4を満たす  可:1?2を満たす  
評価方法/GradingMethod 1.規定の課題に関して実験を行っていること。  2.規定のレポートすべてを提出すること。  3.規定のレポートの設問に対し合格すること。  4.規定のレポートの書式の評価で合格すること。  5.規定のレポートの考察の評価で合格すること。  
受講上の注意/Class Rules 情報回路設計の講義内容を元に実験を行うので、情報回路設計の講義を理解した上で受講すること。また、実験の中で不明な点があれば積極的に質問し、自ら実験の内容を理解するように心がけること。  
受講制限/Prerequisit  
関連する科目/Related Class 本実験は、情報科学基礎実験の履修を前提にするもので、計算機アーキテクチャ、情報回路の知識を元にし、情報回路設計と密接に関連している。  
教科書/Text
著者名  
著書名  
出版社名  
ISBNコード  
指定図書/Assigned Books
著者名 深山正幸・北川章夫・秋田純一・鈴木政國 著  
著書名 HDLによるVLSI設計  
出版社名 近代科学社 1999年  
ISBNコード  
著者名 猪飼國夫 著  
著書名 HDL設計練習帳  
出版社名 日本実業出版社1999年  
ISBNコード  
参考文献/Bibliography
著者名 D.Eトーマス・P.Rモアビー 著  
著書名 設計言語 Verilog - HDL入門  
>出版社名 培風館1995年  
ISBNコード